Описание и параметры
Микросхема 32-разрядного высокопроизводительного процессора цифровой обработки сигналов с ОЗУ 12 Мбит и тактовой частотой 230 МГц в металлокерамическом корпусе.
Разработана для использования в аппаратуре специального назначения в системах связи, радиолокации и других областях, использующих обработку сигнала. Широкий набор периферийных интерфейсных блоков, а также наличие высокоскоростных LVDS-портов позволяет использовать процессор в качестве центрального вычислительного процессора обработки сигналов.
Основные параметры микросхемы:
- Два последовательных порта;
- Разрядность внешней шины данных 32 бит;
- Разрядность внешней шины адреса 22 бит;
- Напряжение питания ввода/вывода UCCIO от 3,0 до 3,6 В;
- Динамический ток потребления схем ввода/вывода IOCC не более 800 мА;
- Тактовая частота процессора 230 МГц;
- Рабочий диапазон температур от минус 60˚ С до плюс 100˚ С.
В процессоре можно выделить следующие элементы:
- два вычислительных модуля: X и Y, каждый из которых содержит умножитель, ALU, CLU, сдвиговое устройство и регистровый файл объемом в 32 слова;
- два блока целочисленных ALU: J и К, каждый из которых содержит 32-битное целочисленное ALU, а также регистровый файл объемом в 32 слова;
- устройство управления (Sequencer), управляющее ходом исполнения программы и содержащее буфер выравнивания команд (instruction alignment buffer – IAB) и буфер целевых адресов перехода (branch target buffer – ВТВ);
- три 128-битные шины, обеспечивающие возможность высокоскоростного обмена между внутренней памятью и другими компонентами ядра процессора (вычислительными блоками, блоками целочисленных ALU, устройством управления и SOC-интерфейсом);
- 128-битная шина, обеспечивающая возможность высокоскоростного обмена между внутренней памятью и периферийными устройствами внешнего ввода/вывода (DMA, внешним портом и LINK-портами);
- SOC-интерфейс, обеспечивающий связь между внутренними шинами ядра и шиной периферийных устройств;
- периферийные устройства: интерфейс внешнего порта, контроллер SDRAM, конвейерный интерфейс со статической организацией конвейера, двенадцать каналов DMA, два порта LVDS-линков (с двумя каналами DMA каждый) и др.;
- 12 Мбит внутренней памяти, организованной как шесть блоков по 2 Мбит, каждый из которых содержит 64 К 32-битных слов;
- средства поддержки отладки;
- тестовый порт JTAG.
Расширение функционала в последней версии кристалла (2024 г.):
• Четыре блока UART,
• Два блока CANFD (CAN0, CAN1). Интерфейс – КМОП с необходимостью установки внешних микросхем приемопередатчиков CAN PHY,
• Блок Ethernet 10/100/1000 с интерфейсами RMII или RGMII к внешним микросхемам PHY,
• Блок USB с интерфейсом ULPI к внешней микросхеме PHY.
Настройки:
• Управление силой драйверов КМОП,
• В регистр boundary scan добавлены выводы LVDS,
• UART. Добавлена дробная часть делителя частоты bitrate и добавление механизма подсинхронизации,
• I2C. Добавление регистра задания времени удержания для соответствия спецификации,
• Добавлен механизм выбора очередности следования бит при работе с АЦП (для совместимости с АЦП 5101НВ045),
• Исправлены ошибки подключения бит [20:18] порта PC. Их драйвер был всегда включен.
Процессор совместим со средой разработки Visual DSP (для ADSP-TSххх), CM-LYNX.
| CAN | 2 |
| fc [МГц] | 230 |
| I2C | 1 |
| tmax [С°] | 100 |
| tmin [С°] | -60 |
| Ucc_max [В] | 3,6 |
| Ucc_min [В] | 3,0 |
| Выводов | 256 |
